㈠ xilinx FPGA 在调用ip核时，顶层模块调用后综合成功，但是implement时，map出问题总，怎么解决
我也遇到这个问题，按照上述答案写不对
最后是在ucf文件中添加 PIN "CLK75MhZ/clkout1_buf.O" CLOCK_DEDICATED_ROUTE = FALSE; 这样一句，就过了
㈡ 如何将烧写到xilinx flash中的文件读出来
在ISE中，为了能够使得将数据流导入到（烧写）到FPGA中，首先是要用户自己编写一个用户约束文件（.ucf，User ConstructionFile），是将用户的设计（如计数器的每一个引脚与FPGA的每一个引脚能够建立对应关系）。
产生约束文件
约束文件的格式：NET “a” LOC = “D22”
a:对应你自己的设计的引脚名字，“D22”是FPGA的引脚的名字
这里有时在加好.ucf文件但是在下面的映射过程通不过，很多情况下是你的FPGA型号、封装、速度等级没有选对造成的
为了强调：在你写好.ucf文件的时候，一定确保你的FPGA型号、封装、速度等级选择都是正确的，否则会通不过！进行implement design.
产生下载文件：1.这里产生的是.bit文件，这个文件是专门用来烧写FPAG芯片的。2.如果，你是要烧写FPGA上的ROM、Flash你必须还得将这个.bit文件转换成.mcs文件（还有其它）
这个时候，你就可以启动ISE中自带的一个烧写工具IMPACT，用来对FPGA进行烧写。
1.我这里举的例子是对FPGA上的Flash进行烧写所以，你得将刚刚生成的.bit文件转换成.mcs文件对Flash进行烧写.
2.如果你是对FPGA直接进行烧写，就可以省掉这个过程（直接用.bit数据流文件进行烧写）
配置开发板进行烧写工作。