別找了。那是人家就沒給你源程序，在上傳之前就刪除了。
Proteus模擬模擬不需要源程序，它只需要寫片子時的燒寫文件*.hex就可以了。
❷ 關於Active-HDL的疑問 謝謝 使用的是lattice綁定的Active-HDL
沒有license啊虛謹碼，你重新向lattice申請一個license文件，版本不一樣license不晌帶一差哪樣的。
❸ 我的ACTIVE HDL不能模擬了是怎麼回事
因為壤了。
❹ activehdl怎麼根據代碼生成電路
1、設計晶元規格根據需求，設計出晶元基本的框架茄哪氏、功能，進行模塊劃分。有些復雜的晶元可能還需要建模，使用MATLAB、CADENCE等工具進行前期模擬和模擬生成activehdl電路。
2、緩戚HDL代碼實現使用VHDL或Verilog硬體描述語言把要實現的硬體功能描述出來，接著通過EDA工具不斷模擬、修改和驗證，直到晶元的邏輯功能完顫散全正確即可。以上就是activehdl根據代碼生成電路的方法。
❺ active hdl 如何編譯.c和.h文件的教程
#include "橋跡stdio.h"
main()
{
char a=176,b=219;
printf("%c%c%c%c%c\n",b,a,a,a,b);
printf("敏鎮並%c%c%c%c%c\n",a,b,a,b,a);
printf("%c%c%c%c%c\n",a,a,b,a,a);
printf("%c%c%c%c%c\n",a,b,a,b,a);
printf("旅鋒%c%c%c%c%c\n",b,a,a,a,b); }
❻ 請問您有沒有ACTIVE hdl 8.3的有效的license，我在進行代碼分析的時候總是提示我說我沒有有效地license
這個……我不曉得誒，實驗室的是申請了錢買的。。
❼ ablehdl怎麼生成原理圖並模擬
ablehdl生成原理圖並模擬的方法：
1、打開ablehdl，用verilog源文件，先點擊file文件，下來菜單點擊create/update。
2、選擇右側的生成原理圖。
3、打開後界面隨意右鍵彈出下來列表，選擇insert。寬畢
4、右邊出現選擇菜單慎春芹，點擊選擇symbol。
5、在選森廳擇的框中選擇點擊一個需要的路徑點擊即可生成原理圖到文件夾。
❽ Aldec Active-HDL 8.3怎麼使用
。。。就這么知態用唄……
那個你把它當旅猛埋modelsim用就好。
它自己也帶了教拆螞程的。
❾ modelsim 和active hdl哪個模擬軟體好呢
用quartus最好是用modelsim來模擬，因為它悶隱州們是一個公司的，兼螞蔽容性比較好，modelsim的功能也很強大，還有就是用攜態modelsim的公司比較多