① VHDL 如何在一個工程中建立多個模塊
在NEW中建立矢量波形文件.vwf，然後添加結點，edit中有Insert，根據橡旁提示尋找添加輸入、輸出結點，完畢後，設置波形文件的輸入結點信號，保存文件，進梁迅橡行模擬即可。注意：不要忘記設置模擬結束昌友時間end time。
② eda實驗中把幾個VHDL文本怎麼連接
文本連接？
你可以把文本做成vhd文件，然後生產一個原理圖，最腔昌簡後迅純把這些原理圖像連接電路一樣伍褲連接起來。
③ Quarttls2怎麼在一個項目里建立多個vhdl文件
你可以去慧彎悶網上下載一些代碼看看，一般的工程都會分為頂層設計和底層模塊實現這兩大部分的。在VHDL中，頂層設計一般是用來連接所有的頂層設計，並設置相應的對鬧梁外的埠的。在這里簡單介紹一下：
1.聲明你的底層的模塊作為元件
在architecture中聲明你的底層模塊為元件前彎
component 「模塊名稱」 is
port(
clk : in std_logic;
...
...
);
end component;
2.將你聲明的元件例化
「實體名字」 ： 「元件名字」
port map
(
clk => 「要連接到的信號」，
...
...
);
這樣你在編輯的時候軟體會自動識別你的項目文件的層次關系，並加以組織。
如果還有不明白的可以給我郵件[email protected]
④ 在一個VHDL文件中，包含多個實體，那麼該怎樣進行編譯呢還有怎樣進行模擬模擬時怎樣把所有的輸出放到
多個是實體的話可以一個個的編譯，沒有問題了，再同總的結構圖把每個實體都聯或局卜系起來，再全部一起編譯臘純。
模擬的話也是可以單個實體先一一進行，成功後才合在一起，具體的模擬步驟有點多，自己找找有關的資料衫穗吧~
⑤ VHDL語法 一個程序裡面可以有多個process ARCHITECTURE entity嗎
對於VHDL文本來說，也就是後綴為.vhd的文件，文件名必須與entity一致，entity可以有多個，但是是要用例化語句的。另外，建議模塊去分著寫，不然會很混亂。
除法和解碼都需要process ARCHITECTURE entity 。
模塊之間相連，就是要頂層文件了，可以是圖，也可以是用語句說明。
⑥ vhdl 的一個project里可以有兩個源文件嗎
在一個項目中，可以有多個DHL源文件，但其中必須有一個而且只能有一個頂層源文件。
⑦ vhdl 多文件編譯
你把項目的絕咐名稱設好（就是保存文件的名字），每次新建工程路徑不變，把最後兩個的名稱設成你的實體名，第二次新建是系統會問你是否更換路徑，選否..
其實有兩種方法：1：所有模塊整好後在新建個工程來調用已經編好的模塊，埠映射，模擬 2:每編完一個模塊模擬並悉純後，打包成原件，最後新建個工程，有陸埋原理圖編輯方式，在project中調用 連接埠